Pentru a sublinia importanta categoriei de circuite de memorie care va face obiectul acestei prezentari, in graficul alaturat sunt descrise cotele de piata (exprimate in miliarde de dolari-B$), si evolutia acestora, pentru trei mari categorii de circuite de memorie: SRAM (RAM static), DRAM (RAM dinamic) si FLASH.
1. Introducere
La fel ca la un circuit UV-EPROM (UV-UltraViolet, cu stergere cu ultraviolete) o celula de memorare EEPROM are la baza un tranzistor cu doua grile, unde o grila zisa flotanta (floating gate) exista intre grila propriu-zisa, de control (control gate) si substratul P (P-substrate). O grila flotanta este perfect izolata de un izolator - un start de dioxid de siliciu-sticla (silicon dioxide) astfel ca electronii injectati in grila raman acolo si cand circuitul nu mai este alimentat. Pe scurt, acesta este mecanismul de memorare si pentru o memorie FLASH EEPROM.
La fel ca la UV-EPROM un circuit FLASH EEPROM este programat prin injectia de electroni "fierbinti" in grila flotanta si este sters prin emisia de camp din aceiasi grila. Intr-un circuit Flash EEPROM stergerea se face pentru intreg circuitul simultan, pe cand la un EEPROM propriu-zis stergerea se face octet cu octet. Daca se elimina facilitatea de stergere octet cu octet, o celula de memorare poate fi realizata folosind un singur tranzistor. Si la un circuit UV-EPROM celula de memorare are un singur tranzistor si stergerea se face simultan pentru intreg circuitul, prin expunere la radiatii ultraviolete. In acest sens, din punct de vedere al functionalitatii, un FLASH EEPROM este asemanator unui circuit UV-EPROM, cu exceptia modalitatii de stergere.
Pentru toate circuitele FLASH exista o asa zisa structura logica, circuitul fiind impartit in mai multe blocuri de date (cu dimensiuni tipice de 16kocteti-bytes sau mai mari), iar blocurile sunt impartite intr-un numar fix de pagini de date. O pagina are la randul ei un 1
Circuite integrate numerice- Circuite de memorie FLASH
anumit numar de octeti-bytes, de obicei de ordinul sutelor sau mai mare. Stergerea se face de fapt nu la nivelul intregului circuit, ci la nivelul unuia sau mai multor blocuri de date.
Pentru intelegerea acestei structuri logice si utilizarea ei corecta (si nu numai!) este obligatorie consultarea foilor de catalog ale circuitului respectiv.
2. Circuite NOR Flash
Structurile traditionale de memorii realizeaza accesul aleator prin conectarea in paralel a celulelor de memorare la liniile de bit (BL). Astfel bitii corespunzatori cuvintelor diferite sunt conectati si accesati ,,in paralel". Aceasta caracteristica se intalneste si la structura Flash NOR, prima aparuta in ordine cronologica. In figura alaturata se observa ca liniile de bit (BL0, BL1, ), care formeaza fiecare cuvant, sunt realizate prin conectarea comuna, in drena (D), a tranzistoarelor cu grila flotanta. La nivelul fiecarei linii de bit este realizat de fapt un SAU cablat (OR-wired). Un bit in ,,0" va trage toata linia de bit BL in ,,0", indiferent de starea celorlalti biti. Sursa (S) a tuturor tranzistoarelor este conectata in acelasi punct (Source), linia respectiva servind la activarea intregii matrici de memorie. Liniile de cuvant (WL0, WL1, WL2, ) realizeaza selectia unuia din cuvinte, fiind conectate la grilele de control. In momentul activarii unui cuvant, prin linia corespunzatoare WL, un tranzistor in conductie (programat) din linia de bit BL va trage potentialul acesteia in "0". In figura nu este prezentata sarcina activa (pull-up) existenta pentru fiecare linie de bit
Aceasta modalitate de conectare are avantaje majore din punct de vedere al timpului de acces aleator (linia de bit se prezinta ca o poarta NOR, tranzistoarele fiind conectate in paralel). Din pacate ea prezinta si un dezavantaj din punct de vedere al realizarii tehnologice, si anume presupune o suprafata mare ocupata la nivelul microcircuitului, datorita
Pentru a descărca acest document,
trebuie să te autentifici in contul tău.
